PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-293440

(43)Date of publication of application: 27.11.1989

(51)Int.CI.

G06F 9/30

(21)Application number: 63-124271

(71)Applicant : ROHM CO LTD

(22)Date of filing:

20.05.1988


(72)Inventor: NAIKI TAKASHI

(54) MICROCOMPUTER SYSTEM

(57)Abstract:

PURPOSE: To execute processing to request a high speed processing at a high speed and to attain the time waiting of a long period of time with a small program capacity by providing a clock frequency switching means and a clock frequency switching instruction executing means and making variable the execution time of the time waiting routine including a special instruction in the time waiting routine.

CONSTITUTION: A clock frequency switching means 4 switches the clock frequency and a clock frequency switching instruction executing means 5 gives a control signal to execute the clock frequency switching by the execution of a special instruction. Consequently, when the special instruction is executed, it is switched to a clock frequency in accordance with the instruction thereafter. Thus, at the beginning of the time waiting routine, a special instruction to speed down into a clock frequency, the special instruction to speed up the clock frequency is inserted to the last of the time waiting



routine, and thus, the time waiting routine is executed at a low speed and other processing can be executed at a high speed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

⑲ 日本国特許庁(JP)

⑪特許出願公開

[®] 公 開 特 許 公 報 (A) 平1-293440

京都府京都市右京区西院溝崎町21番地

⑤Int. Cl. ⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)11月27日

G 06 F 9/30

3 3 0

B-7361-5B

審査請求 未請求 請求項の数 1 (全5頁)

図発明の名称

マイクロコンピュータシステム

②特 願 昭63-124271

②出 願 昭63(1988) 5月20日

⑫発 明 者

内 貴

崇

京都府京都市右京区西院溝崎町21番地 ローム株式会社内

勿出 願 人 ローム株式会社

個代 理 人 弁理士 小森 久夫

明 細 書

1.発明の名称

マイクロコンピュータシステム

2.特許請求の範囲

(1) クロック信号を発生するクロック信号発生 回路と、時間待ちルーチンを含むプログラムを記 憶するメモリと、このメモリの内容を読み出して 実行するCPUを有するシステムにおいて、

クロッタの周波数を切り替えるクロック周波数 切替手段と、

特定命令の実行により前記クロック周波数切替 手段に制御信号を与えるクロック周波数切替命令 実行手段を備え、

前記時間待ちルーチンに前記特定命令を含めることによって時間待ちルーチンの実行時間を可変することを特徴とするマイクロコンピュータシステム。

3.発明の詳細な説明

(a) 産業上の利用分野

この発明はメモリにストアされたプログラムを 順次実行するマイクロコンピュータシステムに関 する。

(b)従来の技術

例えば、B、C、Dからなるそれぞれ4ビット

の 3 つのレジスタをループカウンタとして用いた プログラムの例を次に示す。

LABEL INC B

BRNC LABEL

INC C

BRNC LABEL

INC D

BRNC LABEL

このプログラムはアセンブリ音語で表した例であり、左欄はラベル間はニーモニックの間はニーモニックの間はオペランド間をモニックコードはオペランドとして示すレジスクの方ではメントとして示すのであり、またBRNC命令を実前で1NC命令を実前で1NC命令を実行した結果でいる箇所(LABEL)へ分岐する条件付きジャンプ命令を示している。

このプログラムの実行に要する時間は次のようにして計算することができる。各レジスタのイン

クリメント命令の実行に要する基本サイクル数を 4とし、条件付ジャンプ命令の分岐時の基本サイ クル数を12、分岐しないときの基本サイクル数 を1とし、B, C, Dの初期値をB=C=D=0 とすれば、全体の基本サイクル数は

[{(((4+12)×15+4+7)+4+12)×15+4+12)×15+4+12]×15+4+7=60491として求められる。そしてクロック周波数を仮に10KH2とすれば約6秒で処理が終了することとなる。

(c) 発明が解決しようとする課題

このようにループ回数を増大させることによって比較的長時間の時間待ちルーチンを構成った。 のまるが、例えば数分や数十分といい多のではなかったができるが、外を登には非常には変更とし、メモリ容量に制約のよった。 もちろんクロック るったい はま現不可能であった。 もちろんクロック るったい はままで はなが可能であるが、時間待ちルーチン以外の主変な処理を高速で実行することができず、リアルタ

イム処理には適さない。

この発明の目的は、高速処理の要求される処理 を高速で実行し、しかも少ないプログラム容量で 長時間の時間待ちを可能としたマイクロコンピュ ータシステムを提供することにある。

(4)課題を解決するための手段

この発明のマイクロコンピュータシステムは、 クロック信号を発生するクロック信号発生回路と 、時間待ちルーチンを含むプログラムを記憶する メモリと、このメモリの内容を読み出して実行す るCPUを有するシステムにおいて、

クロックの周波数を切り替えるクロック周波数 切替手段と、

特定命令の実行により前記クロック周波数切替 手段に制御信号を与えるクロック周波数切替命令 実行手段を備え、

前記時間待ちルーチンに前記特定命令を含める ことによって時間待ちルーチンの実行時間を可変 することを特徴としている。

(e) 作用

(1) 実施例

第1図はこの発明の実施例であるマイクロコン ビュータンステムのブロック図であり、図中1は 1チップマイクロコンピュータ、2は基準周波数 信号を発生する発振回路である。マイクロコンピュータ1は各部にクロック信号中1、中2を発生 するクロックジェネレータ4、プログラムが予め

第2図は第1図に示した発振回路とクロックジェネレータの構成を具体的に表す回路図である。 同図において9は発振回路2から出力される基準 間波数信号を分間する分周回路であり、その初段 、中段および最終段の各信号が用いられる。10 ・11,12はそれぞれラッチ回路であり、CP U5から出力される制御信号SBCL0、SBC L1、SECL2の各信号をそれぞれラッチする

13,14,15は分周回路9の各出力信号と ラッチ回路10.11.12の各出力信号との論 理積を求めるANDゲート、16はANDゲート 13, 14, 15の論理和を求めるORゲートで ある。今例えば、信号SECLOが『H『レベル であり、SECLIおよびSECL2が共に"L 『レベルであり、その状態がラッチされていると き、ORゲート16の出力には分周回路9の最終 段の信号CL0が出力される。また、信号SEC L 1 が " H " 、 S E C L O および S E C L 2 が共 に " L " であってその状態がラッチされているな ら、ORゲート16には分周回路9の中段信号 C L 1 が出力される。 同様に信号SBCL2か。 H 。、SECL0およびSECL1が共に"L"で あってその状態がラッチされているなら、ORゲ ート16には分周回路9の初段の信号CL2が出 力される。このORゲート16の出力信号はタイ ミング信号発生回路17に供給され、ここでは2 相のクロック信号中1,中2を発生する。

以上のようにクロックジェネレータを構成した

ことにより、CPUから発生される制御信号SBCLO、SBCL1、SBCL2に応じてクロク信号中1、中2の周波数を切り替えることができる。この制御信号SBCLO、SBCL1、SBCL2はCPUが特定命令を実行することにより、その処理時間を広い範囲にわたって変えることができる。

図に示したラッチ回路12がセットされ、10.11がリセットされる。これによりクロック間波数は最も高い周波数に設定され、以降の処理はクロック周波数を切り替えるための特定命令が実行されるまで高速で実行が行われる。

(この発明に係る特定命令)を実行することによってクロック周波数を切り替えることができる。

なお、その他に基準周波数信号を発生する発振 回路をCR発振回路として構成し、このCR定数 を変えることによってクロック周波数を可変する ことも可能である。

(8)発明の効果

以上のようにこの発明によれば、プログラム容 置を殆ど増大させることなく、また全体の処理速 度を低下させることなく長時間の時間待ちを行う ことが可能となる。

4. 図面の簡単な説明

第1図はこの発明の実施例であるマイクロコンピュータシステムのブロック図、第2図は同システムの主要部の構成を表す回路図である。第3図は同システムの実行するプログラムの主要部を表すフローチャートである。第4図は他の実施例に係るマイクロコンピュータシステムのブロック図である。


1 - ワンチップマイクロコンピュータ、


2 - 発振回路、

9 - 分周回路。

出願人 口一厶株式会社 代理人 弁理士小森久夫

第1 🖾





第2周

